在電路板的設(shè)計(jì)中，導(dǎo)線特性阻抗一般均設(shè)定為50Ω。在SLC之前的FR4電路板特性阻抗約為800Ω。有時(shí)高密度FR4電路板的層數(shù)高連6層或8層，由于導(dǎo)線層距離接地層很遠(yuǎn)因此特性阻抗會(huì)增加到150Ω以上，而使得訊號(hào)雜訊大幅增加。后來(lái)由于CMOS晶片的功率較小因此在電路板的設(shè)計(jì)上才將特性阻抗降低為50Ω。此外一般IC驅(qū)動(dòng)器和接受器的特性阻抗都是50Ω，為了降低訊號(hào)的雜訊，因此承載晶片的電路板特性阻抗一般也都是設(shè)定成50Ω。

         為了減少線路所造成的雜訊問(wèn)題，從以前的單晶片模組（SCM）和多晶片模組（MCM）等電路板模組都一直將特性阻抗設(shè)定為標(biāo)準(zhǔn)的50Ω。而主機(jī)板的封裝雜訊問(wèn)題，如果能結(jié)合SLC和FCA技術(shù)，由于封裝本身能連到高密度小型化，并將線路板特性阻抗與元件匹配設(shè)定為50Ω時(shí)，則可以大幅降低封裝的雜訊問(wèn)題。至于曾層電路板，導(dǎo)體層厚度越薄雜訊問(wèn)題越小，不過(guò)如果要目前FR4電路板的制程匹配的話，則以標(biāo)準(zhǔn)的18μm導(dǎo)體層為主（目前能連到10μm的導(dǎo)體層厚度）。

          早期的多層線路板是在FR4電路板的基層上方利用增層法形成曾層層?；鶎拥闹饕δ艹俗鳛榛闹坞娐钒宓慕Y(jié)構(gòu)之外，在電路布局上通常也會(huì)將使用厚導(dǎo)體層的電源層配置在基層上以增加電路板的使用效率。而且曾層層上的栓孔孔徑較小，因此根據(jù)不同線路層的功能將基層和增層層中的線路分開(kāi)也比較符合電路板的使用效率。